Domů › Zaměstnavatelé › Altera Corporation › FPGA Silicon Design Verification Engineer
FPGA Silicon Design Verification Engineer v Altera Corporation: Mzdy H-1B
9 žádostí o pracovní podmínky pro pozici FPGA Silicon Design Verification Engineer v Altera Corporation. Nabízený mediánový základní plat $151 895; střední hodnota $135 907–$183 230.
Žádosti (LCA)9
Medián nabízené mzdy$151 895
Střední část mezd$135 907–$183 230
10.–90. percentil$114 969–$216 091
Podle fiskálního roku
| Fiskální rok | LCA | Mediánová mzda |
|---|---|---|
| FY2025 | 4 | $143 901 |
| FY2026 | 5 | $183 230 |
Žádosti
| Základní mzda | Lokalita | Odesláno | Datum nástupu | Stav |
|---|---|---|---|---|
| $216 091–$298 600 Úroveň IV | San Jose, CA | 4. 6. 2026 | 17. 11. 2026 | Certifikováno |
| $183 230–$227 800 Úroveň IV | Manteca, CA | 28. 1. 2026 | 20. 6. 2026 | Certifikováno |
| $216 091–$285 700 Úroveň IV | San Jose, CA | 14. 1. 2026 | 5. 7. 2026 | Certifikováno |
| $94 414–$130 100 | Hillsboro, OR | 13. 11. 2025 | 12. 4. 2026 | Certifikováno |
| $161 179–$272 300 Úroveň IV | Austin, TX | 13. 11. 2025 | 17. 11. 2025 | Certifikováno |
| $135 907 Úroveň III | Austin, TX | 21. 7. 2025 | 1. 8. 2025 | Certifikováno |
| $120 108–$181 700 | San Jose, CA | 17. 6. 2025 | 23. 6. 2025 | Certifikováno |
| $151 895–$203 400 | San Jose, CA | 8. 5. 2025 | 17. 8. 2025 | Certifikováno |
| $151 895–$227 800 | San Jose, CA | 23. 4. 2025 | 2. 9. 2025 | Certifikováno |
Další pozice v Altera Corporation
- Product Development Engineer$129 012
- SoC Design Verification Engineer$109 080
- SoC Logic Design Engineer$151 132
- FPGA Silicon Design Engineer$177 254
- Software Enabling and Optimization Engineer$155 727
Platy jsou spodní hranicí nabízené mzdy u každé žádosti, přepočtené na roční částku; statistiky zahrnují pouze certifikované žádosti pro plný úvazek. LCA není schválení víza a jedna LCA může pokrývat více pozic. Zdroj: U.S. Department of Labor, OFLC LCA Disclosure Data, fiskální roky 2023–2026 (poslední rozhodnutí 30. 6. 2026).