首頁 › 雇主 › Altera Corporation › FPGA Silicon Design Verification Engineer
Altera Corporation 的 FPGA Silicon Design Verification Engineer：H-1B 薪資
Altera Corporation 的 FPGA Silicon Design Verification Engineer 職位共計 9 份勞動條件申請。中位數基本薪資為 $151,895；中間半數區間為 $135,907–$183,230。
申請案（LCAs）9
薪資中位數$151,895
薪資中間區間$135,907–$183,230
第10至第90百分位$114,969–$216,091
依財政年度
| 財政年度 | LCAs | 薪資中位數 |
|---|---|---|
| 2025財年 | 4 | $143,901 |
| 2026財年 | 5 | $183,230 |
申請紀錄
| 基本薪資 | 地點 | 提交日期 | 開始日期 | 狀態 |
|---|---|---|---|---|
| $216,091–$298,600 等級 IV | San Jose, CA | 2026年6月4日 | 2026年11月17日 | 已認證 |
| $183,230–$227,800 等級 IV | Manteca, CA | 2026年1月28日 | 2026年6月20日 | 已認證 |
| $216,091–$285,700 等級 IV | San Jose, CA | 2026年1月14日 | 2026年7月5日 | 已認證 |
| $94,414–$130,100 | Hillsboro, OR | 2025年11月13日 | 2026年4月12日 | 已認證 |
| $161,179–$272,300 等級 IV | Austin, TX | 2025年11月13日 | 2025年11月17日 | 已認證 |
| $135,907 等級 III | Austin, TX | 2025年7月21日 | 2025年8月1日 | 已認證 |
| $120,108–$181,700 | San Jose, CA | 2025年6月17日 | 2025年6月23日 | 已認證 |
| $151,895–$203,400 | San Jose, CA | 2025年5月8日 | 2025年8月17日 | 已認證 |
| $151,895–$227,800 | San Jose, CA | 2025年4月23日 | 2025年9月2日 | 已認證 |
Altera Corporation 的其他職位
- Product Development Engineer$129,012
- SoC Design Verification Engineer$109,080
- SoC Logic Design Engineer$151,132
- FPGA Silicon Design Engineer$177,254
- Software Enabling and Optimization Engineer$155,727
薪資為每份申請所提供工資的下限，並換算為年度金額；統計數據僅使用經認證的全職申請。LCA 並非簽證批准，且一份 LCA 可涵蓋多個職位。 來源：美國勞工部 OFLC LCA 揭露資料，財政年度 2023–2026（最新決定日期：2026年6月30日）。